This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

英文抄録: 特開平 01-055845

1

DIALOG(R)File 352:DERWENT WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

007804816 **Image available**

WPI Acc No: 1989-069928/198910

Formation of conductive studs within insulator layer - with simultaneous planarising of metal and insulator films

Patent Assignee: INT BUSINESS MACHINES CORP (IBMC); IBM CORP (IBMC)

Inventor: COTE W J; KAANTA C W; LEACH M A; PAULSEN J K

Number of Countries: 005 Number of Patents: 005

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week	
EP 305691	Α	19890308	EP 88111164	Α	19880712	198910	В
JP 1055845	Α	19890302	JP 88137587	Α	19880606	198915	
US 4956313	A	19900911	US 88257117	Α	19881011	199039	
EP 305691	B 1	19930407	EP 88111164	Α	19880712	199314	
DE 3880051	G	19930513	DE 3880051	Α	19880712	199320	
		EP 88111164		A 19880712			

Priority Applications (No Type Date): US 8785836 A 19870817; US 88257117 A 19881011

Cited Patents: 1.Jnl.Ref; EP 177105; EP 223920; EP 224013; JP 59165427

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

EP 305691 A E 9

Designated States (Regional): DE FR GB

EP 305691 B1 E 11 H01L-021/90

Designated States (Regional): DE FR GB

DE 3880051 G H01L-021/90 Based on patent EP 305691

Abstract (Basic): EP 305691 A

Conductive studs within an insulator layer pref. doped glass, disposed between a conductive structure on a substrate and a conductive structure on upper surface of insulator layer, are formed by: (a) forming an insulator layer having a non-planar upper surface on substrate; (b) defining vias through insulator layer to expose first conductive structures on substrate; (c) depositing a conductive layer pref. a conformal metal, e.g. CVD W, on insulator so as to completely fill vias and contact first conductive structures (a) removing portions of conductive layers which lie outside of apertures in insulator and simultaneously planarising insulator layer, by means of a polish etch in the presence of an abrasive slurry pref. comprising Al2O3 particles, water and H2O2 at a controlled pH.

USE/ADVANTAGE - Method for forming conductive studs within an insulator layer which provides a planarised metal-insulator surface, and a planarised passivation film after via definition without use of a separate planarisation layer.

3/7

Abstract (Equivalent): EP 305691 B

A method of forming a plurality of conductive studs within an insulator layer (40) disposed between a first series of conductive structures (30) arranged on a substrate (1) and a second series of conductive structures formed on an upper surface of the insulator layer, comprising the steps of: forming the insulator layer on the substrate, the insulator layer having a non-planar upper surface which follows the topology produced by the underlying layers; defining vias (45) through said non-planar upper surface of said insualtor layer, so as to expose at least one of said plurality of first conductive structures (30) disposed on the substrate; depositing a conformal conductive layer on said non-planar upper surface of said insulator layer, said conductive layer completely filling said vias to contact said at least one of said plurality of first conductive structures, said conductive layer having a non-planar upper surface that substantially follows the topology of said non-planar upper surface of said insulating layer; and then subjecting both of said non-planar upper surface of said conductive layer and said non-planar upper

surface of said insulator layer to a single polish etch being the first planarisation etch of this method, in the presence of an abrasive slurry, so as to remove portions of said conductive layer lying outside of said vias in said insulator layer, so as to eliminate undesired coupling between filled vias, while simultaneously removing portions of said insulator layer having said non-planar upper surface, so as to establish planarity in said upper surface of said insulator layer. (Dwg.1/7)

Abstract (Equivalent): US 4956313 A

A number of conductive studs are formed within an insulator layer in a structure on a substrate (1). After integrated circuit structures (10) are formed on the substrate, a passuration layer (20) is applied, followed by a metal layer, patterned as lines (30). A second passivation layer (40) is deposited and vias are formed to expose the underlying metal lines. A second metal layer is deposited and parts (55) within vias provide connections to the lines. Metal layer and second passivation layer are subjected to a planarisation etch, giving a planarised surface on which subsequent layers can be deposited.

ADVANTAGE - Process allows simultaneous planarisation without use of a separate planarisation layer. (8pp)

Derwent Class: L03; U11

International Patent Class (Main): H01L-021/90

International Patent Class (Additional): H01L-021/306

⑲ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭64-55845

@Int_Cl_4

識別記号

庁内整理番号

每公開 昭和64年(1989)3月2日

H 01 L 21/88

K-6708-5F

審査請求 未請求 請求項の数 2 (全6頁)

49発明の名称 導電性スタッドを形成する方法

> 頤 昭63-137587 创特

御田 願 昭63(1988)6月6日

優先権主張 ❷1987年8月17日發米国(US)⑩085836

ウイリアム・ジョセ 砂発 明 者

フ・コウテ

アメリカ合衆国ヴアーモント州エセツクス・ジャンクショ

ン、ログウツド・サークル20番地

カーター・ウエリン 72条 明者 グ・カンタ

アメリカ合衆国ヴアーモント州エセツクス・ジャンクショ

ン、ボツクス23番地

インターナショナル・ の出 願 人

アメリカ合衆国10504、ニユーヨーク州アーモンク(番地

なし)

ビジネス・マシーン ズ・コーポレーション

邳代 理 人 弁理士 山本 仁朗

外1名

最終頁に続く

1.発明の名称 導電性スタッドを形成する方法 2.特許請求の範囲

(1) 同一平面上に存在しない基板上の構造部分に 対して導電性スタッドを形成する方法において、

上記基板上に、との基板の表面形状に対して実 質的にコンホーマルな平坦でない絶縁層を形成す る工程と、

上記構造部分を露出するように上記絶縁層にバ イアを形成する工程と、

上記パイアを完全に充填するように上記絶縁層 上に導電商を付着する工程と、

上記導電層及び上記絶緑層を研磨スラリーを用 いてポリッシングし、上記パイアの領域外の上記 導電層の部分を除去し且つ上記パイア内の上記導 電層の部分及び残つた上記絶縁層の部分が同一平 面になるよりに平坦化する工程と、

を含む、導電性スタンドを形成する方法。

- (2) (a) 導電性構造体の第1の複数のシリーズが 形成されている基板上に、上側の表面が平坦で ない絶縁層を形成し、
 - (b) 上記絶縁層を通して貫通孔を画定し、基板 上の上記導電性構造体の第1の複数のシリーズ の少なくとも1つを露出し、
 - (c) 上記絶縁層上に導電性層を付着して、上記 買通孔を完全に充填して上記導電性構造体の第 1の複数のシリーズの上記少なくとも1つと接 触させ、
 - (d) 上記導電性層及び絶縁層の両方を研磨スラ リーが存在する中でポリッシュ・エッチングし て上記絶縁層中の貫通孔の外側に存在する上記 導電性層の部分を除去し、同時に上記絶縁層を 平坦化する段階を有する。

基板上の導電性構造体の第1の複数のシリース 及び導電性構造体の第2の複数のシリーメ間に存 在する絶縁層内に複数の導電性スタッドを形成す る方法。

3.発明の詳細な説明

A. 産業上の利用分野

本発明は金属及び絶縁 薄膜を同時に平坦化して 平坦な充填バイアを形成する方法に関する。

B. 従来技術

集積回路の装置密度が増大するにつれて、個々の装置を相互接続するのに使用する導電体形成技術はより厳密な要件を満足しなければならなくのレベルの導電層が必要である。金属層の数が増えたのの数が増えたのの場間層が必要である。金属層の数が増えたので多くがからないと、お無の数しい表面の形状できるだけ平坦であるとは短絡の原因となる。現在の導電体形成技術に課せられている他の拘束は金属層を相互接続するのに使用される孔即ちパイナればならない点にある。バイアの形成は(たとえ

シペーション(安定化)層を付着してスタッドを でい、平坦化用ホトレジスト層をパッシペーション を関上に付着し、ホトレジスト層を、眩ホ中に とガラス・パッシペーション を略らし、がカーション を略ったで除去するエッチで でいる。 でいる。 後まするスパッシャヤントを が見れている。 を関示している。 後まするスパッシャヤントヤントないで でいる。 を関示している。 でいるスパッシャイオン・ でいる。 でい。 でいる。 でいる。

米国特許第4614021号は第1のレベルの 金属を基板上に画定し、相互接続用スタッド構造 体を第1の金属層上に画定し、厚いパッシベーション誘電体層を付着して導電性スタッドを優い、 平坦化用レジスト層を誘電体層上に被覆し、レジスト層を該し、メンストを設し、レジスト及びパッシベーション層を じ速度で除去するエッチャントに晒らしてパッシベーション層を平坦化する方法を ポーション層を平坦化する方法を 開示している。 ばフツ累を主成分とする気体プラズマ中の反応性 イオン・エッチング(RIE)によつて)絶縁体 を異方的にパターン化して垂直な側壁を有するパ イアを形成することによつて普通達成されている。 他の制約はコンタクト抵抗の最小化である。1つ の金属レベルで接続される装置の数のために、と の金属レベル上の抵抗性負荷(従つて関連する信 号遅延)が増大する。コンタクト抵抗を最小にす る相互接続材料は負荷を減少する。タングステン のような耐火金属はこのような必要とされる固有 抵抗の性質を有することがわかつている。さらに、 CVDタングステンは下側の形状に沿つて共形的 に(コンホーマルに)付着でき絶縁層中に形成さ れた垂直儞壁のパイアを光填するので、上述のパ イアの密度の制約は相互接続材料としてCVDタ ングステンを採用することによつて解消できる。

従来技術の方法はその中に平坦なスタッドが埋 込まれた平坦な絶録層を与えようと試みた。米国 特許第4470874号は基板上にアルミニウム を主成分とするスタッドを形成し、ガラスのパッ

従来技術には、誘電体層を基板上に被獲し誘電体層中にパイアを画定し、パイアに金属を充填し、この構造体を平坦化用樹脂層で被穫し、樹脂層を該樹脂及びパイアの外側の金属層の部分を略同じ速度で除去するエッチャントに晒らす方法もある。とのような方法は米国特許第4520041号、米国特許第4614563号に開示されている。との両方法は1:1の金属:樹脂のエッチ速度の比を保持して平坦な表面を与えなければならない。さらにパイアの外側に存在する金属の部分は相対的に平坦なパッシペーション層上に存在しているとに注意されたい。

1985年10月28日に出願された米国特許 出願第791860号は化学一機械的ポリッシン グ技術によつて、基板上に、同一平面上にある金 属/絶縁体薄膜を形成する方法を開示している。 との発明は絶縁体:金属もしくは金属:絶縁体の ポリッシング速度の比を敬大化することによる平 坦な多重レベル半導体構造体の製造に向けられて いる。との米国特許出願の第3図に示されている ように、他の平坦化方法はバイアを画定する前に パッシベーション層を平坦化して、その後に形成 されるパイアを金属で過充塡する方法である。次 にパイアの外側に存在する金属の部分をポリッシングで除去する。より具体的にはこの特許出願は (第1表に)酸化シリコンに対するアルミニウム のポリッシング速度を最大化する複数の酸性の化 学一機械的スラリーを開示している。

1987年3月30日出顧の米国特許出願第0 31809号はバターン化したシリコン層上にタングステンの層を付着し、シリコン層が付着した タングステン層と相対的に同一平面になる迄シリコン層をポリッシングする方法を開示している。

本額の発明者はパイアの画定後で、金属付着の前にパッシペーション薄膜を平坦化する可能性を研究した。仮にパイアを予じめ平坦にしたパッシペーション層中に画定すると、下層の表面の形状に従つてはなはだしく深さが変動するパイアが形成される。エッチ工程を続けて、最も深いパイアを完全に形成すると、より茂いパイアが著しくオ

D. 問題点を解決するための手段.

本発明は同一平面上に存在しない基板上の構造 部分に対して、絶縁層を介して導電性スタッドを 形成するものである。この構造部分は、例えば異 なる高さを有する第1図の金属線30、又は第2 図の酸化物分離領域10及び拡散領域14のよう なスタッド形成部分である。本発明では、先才、 基板上に、この基板の表面形状に対して実質的に コンホーマルな平坦でない絶縁層(例えば第1図 のパツシペーション層40、第2図のパツシペー ション暦20)を形成し、次に、上記の構造部分 を露出するように絶縁層にパイプ(例えば第1図 のパイア45)を形成する。次にパイアを完全に 充塡するように絶談層上に導電層(例えば第1図 の金属層50)を付着する。最後に、これらの導 電層及び絶縁層を研磨スラリーを用いてポリッシ ングし、パイアの領域外の導電層部分を除去し且 つパイア内の導電層部分及び残つた絶縁層部分が 问一平面になるように平坦化する。

ーパエッチされて、下の構造体をかなり侵食する。 同時に上述の垂直パイアとコンタクト抵抗の制約 のために、本顧の発明者はパイアを充填する導電 材料としてコンホーマルな金属を使用しようと考 えた。しかしながら上述の技術はいずれも、パイ ア充填金属及び非平坦な絶験体層を同時に平坦に して平坦な金属~絶縁体表面を形成する方法に向 けられてはいない。

C. 発明が解決しようとする問題点

本発明の目的は平坦な金属ー絶縁体表面を与えるととにある。

本発明に従えばパイナを画定した後にパッシベ ーション層を平坦にする方法が与えられる。

本発明に従えば、別個の平坦化層を使用しない で、タングステン薄膜と絶縁体層を同時に平坦化 する方法が与えられる。

E. 実施例

第1図(A)を参照するに、本発明の方法が半 導体基板1上で送行されている。基板1は、たと えばp型のく100>配向単結晶シリコンから形 成される。基板1は半分埋設した酸化物分離領域 10を除き集積回路構造体がないものとして示さ れている。実験には、複数の拡散領域が基板1の 表面領域に形成されていて、基板1の表面上には 複数の導気性構造体(たとえば、多結晶シリコン ・ゲート電極、記憶ノード電極等)が与えられて、 **集積回路装置が形成されている。このような装置** は図面を簡単にするために第1図(A)、(B)、 (C)、(D)には示されていない。半埋般酸化物 分離領域10は基板1上に酸化シリコンの薄い層 を成長し、酸化シリコン層上に窒化シリコンの層 を付着し、窒化物ー酸化物層をパターン化して基 板1の領域を露出して露出した基板の領域を酸化 するといつた通常の技術を使用して形成できる。 集積回路構造体(たとえば分離領域10)を悲板

金属線30を画定した後に、第2のパッシベーション層40を第1のパッシベーション層20上に付着する。第2のパッシベーション層40はドープド・ガラス(BPSGが好ましい)で形成することが好ましい。第2のパッシベーション層40は付着した時点では平らでない上側の表面を有

次に第1図(C)に示したように、第2の金属 層 5 0 がバターン化されたパッシペーション層 4 0上に付着される。第2の金属層50はすき間又 は不連続部を形成することなく、第2のパッシベ ーション眉40中のパイアを充填するようにコン ホーマルに付着できる材料から形成されることが 好ましい。化学的に蒸着される(CVD)タング ステンがこれ等の性質を与えることがわかつてい る。第2の金属層50はコンホーマルであるため に、その上側の表面は下の構造体によつて生じた 輪郭に従りことに注意されたい。第2の金属層5 0 は第2のパッシペーション暦40中に形成され たパイア45を完全に充塡するのに少なくとも十 分な厚さ(即ち図示された断面の寸法でパイアの 幅の少なくとも1/2の厚さ)でなければならな い。従つてパイア内に存在する、第2の金銭増5 0の部分55が金属線30に電気的接続を与える。

次に第1図(D)に示したように、金属層50 及びパッシベーション層40を平坦化エッチング して、パイアの外側の金属層50の部分を除去す することに注意されたい。即ちドーブド・ガラス のパッシペーション層はコンホーマルになる性向 を有し、その上倒表面は基板上に形成された下層 構造体の輪郭に従つている。

第1図(B)に示したように、次にバイア45 を第2のパッシペーション層40中に形成して下 の金属線30を露出する。バイア45は通常のホ トレジスト材料を付着して、パターン化し、第2 のパッシペーション層40の露出部分を CF₄ の ようなハロゲンを主成分とする気体プラズマ中で 異方性エンチングすることによつて形成できる。

第2のパッシペーション層40の上側の扱面は下の層によつて生じた輪郭に従うので、パイアの 保さは等しくなる。金属線30上のパイア45の すべてを完全に画定するには等量のエッチングが 必要である。従つて上述の方法はパイアの画定の 前にパッシペーション層を平坦にした従来の方法 のように保いパイアを画定中に使いパイアをオーパーエッチングすることによつて生ずる悪影響を 避けている。

ると同時にパッシペーション層を平らにする。 このようにして結果の構造体は平坦な表面 60 をなし、その上に次の金属及び絶縁層が付着できる。

本発明では、この平坦化エッチングは研摩スラ リーを用いて層をポリツシングすることによつて 行われる。実験をストラスパウ(Strasbaugh) 単一ウエハ・ポリツシユ・ツールで行つた。研摩 用のスパ(SUBA)IV多孔性ポリッシング・ パッドを使用した。パッドは略100乃至840 g/cm^2 の圧力に保持された。 $A \ell_2 O_3$ の徴粒子、 脱イオン水、塩基及び酸化剤より成る研摩スラリ ーが平坦な表面を形成するのに十分なW: BPS Gのエッチ速度を与える。 A l₂O₃ の微粒子 4 G gを脱イオン水10 ℓ及び過酸化水素(酸化剤) 略1ℓと混合した。第1の実験ではさらに硝酸を 加えてpH6のスラリーにした。他の実験では、 酸もしくは塩基を加えなかつた。第3の実験では 水酸化カリウムを加えてpHが約84のスラリー にした。 pHが6乃至1では、タンクステンは除 去されない。 pH & 4 ではタングステンは略 3 0

特開昭64-55845 (5)

O A / 分の速度及びBPSCは200 A / 分の速 度で除去された。この方法の結果を実験用の構造 体の断面の走査電子顕微鏡(SEM)で写真にし て眺めたところ(倍率×4000、×20000)、 完全な平坦性が認められた。さらにスラリーのpH を11迄上げた他の実験では略同じ結果が求めら れた。即ち本発明のポリッシング方法は高いW: BPSCのエッチ速度の比(たとえば10:1及 びそれ以上)で平坦なBPSC/W表面を与える。 従つて本発明は、金属と平坦化用樹脂間の1:1 エッチ速度比と予じめ平坦にしたパッシペーショ ン表面に依存した従来の方法よりもはるかに柔軟 な(従つてはるかに信頼性のある)平坦化方法を 与える。本発明では略7.5以上のpHを有する A 8 2 O 3 / 水/酸化剤スラリーが平坦なタングス テンー BPSG 表面を与える。

上述のように、平坦な金属ー絶縁表面は等しい 深さのパイプ中に金属を付着した後に形成される。 オーバーエッチされたパイプを形成することなく、 パイプ充填金属形成技術を使用して平坦な表面を

好ましいが、タングステン以外の金属僧も使用できる。パイアの充填に問題がなければ、上述のアルミニウムを主成分とする合金のような導電性材料がパイアの充填に使用できる。上述の米国特許出願第791860号に説明されているように、アルミニウムと酸化シリコンは、アルミニウムの微化シリコンは、アルミニウムを酸化シリコンは、アルミニウムを酸化シリコンは、アルミニウムを取り、カーが存在する中で140-560g/cm²のドを使用して略同じ速度でポリンシングできる。

F. 発明の効果

本発明に従い平坦な金属ー絶縁体表面が与えられる。

4. 図面の簡単な説明

第1図(A)、(B)、(C)、(D)は本発明の方法 に従う各段階の半導体基板の断面図である。第2 図は本発明の第2の実施例の半導体基板の断面図 である。

1 · · · 半導体蒸板、10 · · · 分離領域、12、

与えることができる。充壌したバイア上の金属が 完全に除去されるので、充壌したバイア間の窒ま しくない結合がなくなる。第2の金属層をその後 相互接続のために平坦な表面上に付着する時は、 この層をパターン化するのに使用するホトレジスト 層を平坦な表面上に付着することになるから、 ホトレジストを良好に被優し且つ正確に近れる。 ングすることができる。さらに金属線の抵抗にニー といる平坦な表面は金属の多重層を相互接続で ために必要とする高密度のICとより両立可能で ある。


以上の本発明は第1の金属線に導電性金属のスタッドを形成する方法に関して説明されたが、本発明は任意の金属レベルに適用可能である。第2 図に示したように、本発明は分離領域10上の金属線55と、拡散領域12、14及びゲート電極16を有するFET装置の拡散領域14へのコンタクト55とを问時に形成するのに使用できる。

コンホーマルな金属線としてはタングステンが

1 4 ··· · 拡散領域、 1 6 ··· · ゲート電極、 2 0 ·· ·· 第 1 のパッシペーション層、 3 0 ··· · 金属線、 4 0 ··· 第 2 のパッシペーション層、 4 5 ··· · バ イア、 5 0 ··· 第 2 の金属層、 5 5 ··· · 第 2 の金 属層の 1 部、 6 0 ··· 平坦な表面。

出 顕 人 インターナショナル・ビジネス・マシーンズ・コーポレーション 代 理 人 弁理士 山 本 仁 朗 (外1名)

特開昭64-55845 (6)



第1頁の続き

⑫発 明 者 ミツチェル・アルバー

ト・リーチ

砂発 明 者 ジェームズ・カンラ

ド・ポールゼン

アメリカ合衆国ヴァーモント州ウヌースキイ、ウェスト・

ストリート235番地

アメリカ合衆国ヴアーモント州アンダーヒル、ポックス

3310、ロード1番地